关键字：SOI,击穿电压,变漂移区宽度,侧壁氧化层
1.引言
SOI 电路具有工作速度快、隔离性能好、寄生效应小、抗辐照加固能力强等优点[1]。SOI 高压器件的设计是 SOI 高压集成电路设计的关键。当前的 SOI 功率器件结构多为横向器件。为了提高 SOI 器件的击穿电压,人们研究了多种的耐压技术，例如线性变掺杂VLD(Varied Lateral Doping)技术，该技术能够优化漂移区杂质的横向分布，获得理想的横向电场，从而提高击穿电压[2]-[3]。基于 VLD 技术，郭宇锋等人提出了 VLT(Varied Lateral Thickness)技术，该技术同样能够在漂移区内部通过引入新的电场峰值来优化横向电场，改善击穿特性[4]-[5]。随后，漂移区阶梯掺杂结构[6]，阶梯漂移区厚度结构[7]，埋氧层阶梯结构[8]被运用到 SOI 横向功率器件中来提高器件的击穿特性。这些结构的共同点是可以引入新的电场峰值，从而提高击穿电压。但是，这些结构的工艺相对复，可靠性低。并且需要更多掩膜版，增加制造成本。本文提出了一种具有变漂移区宽度 VLW ( Variedlateral width)结构的SOI 横向高压器件,变漂移区度结构能够像 VLD 和 VLT 结构一样，在漂移区内部引入新的电场峰值，从而提高击穿电压高。同时，该结构工艺简单，无需增加多余的掩膜版，利用介质隔离技术就能得到漂移区内的侧壁氧化层。本文的主要内容如下：在第二部分，给出变漂移区宽度 SOI 横向高压器件的结构及其主要工艺步骤。进而在第三部分对具有变漂移区宽度结构SOI 高压器件的耐压机理进行深入分析,研究漂移区浓度， 漂移区内氧化层的长度 宽度对击穿电压的影响。最后给出结论。
2.器件结构与工艺
2.1 器件结构
图 1 所示为具有变漂移区宽度结构的 SOI 横向高压器件的结构示意图。该器件的侧壁氧化层和埋氧层相连，通过侧壁氧化层来改变漂移区的宽度，使得靠近栅端的漂移区宽度比靠近漏端的漂移区宽度小。当漂移区的宽度在侧壁氧化层的界面发生突变时，漂移区的表面电场会形成一个新的峰值，从而提高击穿电压。图中 Nd 为漂移区掺杂浓度，ts为介电常数 εs为的SOI 硅薄层的厚度， tox为介电常数为 εox的埋氧层的厚度。L 和 W 分别是侧壁氧化层的长度和宽度。
2.2 器件工艺
图 2 给出了常规 SOI RESURF 器件和变漂移区宽度SOI 器件的关键工艺步骤。对于常规的 SOI RESURF 器件而言，其主要工艺步骤是在 SOI 结构的硅片上，利用介质隔离技术形成孤立的硅岛，最后在硅岛上制造所需的器件。VLW 器件的制作工艺无需多余的掩膜版，只要在用介质隔离技术形成硅岛的同时形成侧壁氧化层，然后再进行与常规器件同样的 LDMOS 工艺，就能轻易得到具有变漂移区宽度结构的 SOI 器件。因此，变漂移区宽度器件的工艺相当简单。
3.耐压特性
3.1 电场分布
图3给出了相同结构参数下常规RESURF结构和变漂移区宽度结构在击穿时的横向表面电场分布的davinci 仿真结果。这里漂移区长度为 18μm，厚度为1μm，宽度为 2μm，埋氧层厚度为 3μm。侧壁氧化层的宽度为 1μm，长度为漂移区长度的一半。由图 3 可知，对于常规 RESURF 结构，漂移区两端的表面电场最高，而中部的表面电场较低;而对于变漂移区宽度结构，在漂移区中部，即侧壁氧化层的边界处出现了新的峰值。这使得表面电场分布更加均匀，对横向电压的提高非常有利。
3.2 击穿电压和漂移区浓度的关系
根据 davinci 的三维数值仿真结果， 图 4 给出了变漂移区宽度 SOI 结构和常规结构的击穿电压和漂移区浓度的关系。从图 4 可以看出，当漂移区浓度较小的时候，VLW 结构和常规结构的击穿电压基本相同，这是因为当漂移区浓度较小时，击穿发生在漏端，而这两种结构在漏端的参数是完全相同的。随着漂移区浓度的提高，表面电场峰值向源端移动，差别就明显了。当常规结构达到了它的最大击穿电压时， VLW 结构的击穿电压仍然在随着漂移区浓度的增加而增加。 因此，变宽度漂移区在一定程度上能够大幅的提高击穿电压，同时提高漂移区的最优浓度，从而降低漂移区电阻。从图 4 可得，变漂移区宽度的击穿电压为 316V，相对于常规结构的最高击穿电压260V， 提高了21.5%。同时最优浓度从 9×1015cm-3提高到了 1.35×1016cm-3，提高幅度为 50%。
为了进一步分析变漂移区宽度结构的工作机理，图5给出了由davinci仿真得到的变漂移区宽度结构和常规结构的优化结构在击穿时的三维等势线分布。可见对于常规结构而言，等势线集中于漂移区两端，而漂移区中间比较稀疏。对于变宽度漂移区结构而言，在阶梯处出现了新的电势线集中现象，使得漂移区中的等势线沿横向分布非常均匀，这意味着当表面电场达到最小时，漂移区沿横向平均承担外加电压，因此击穿电压得以提高。
3.3 击穿电压和侧壁氧化层长宽的关系
图 6 给出了侧壁氧化层的长度和宽度变化时的横向表面电场分布的 davinci 仿真结果。从图 6(a)中可以看出，漂移区内部新引入的电场峰值随着侧壁氧化层的长度的变化而移动，并且当侧壁氧化层的长度刚好为漂移区长度一半时，电场分布相对最均匀，此时的击穿电压最高。图 6(b)给出了当侧壁氧化层长度为漂移区长度一半时，不同侧壁氧化层宽度的表面横向电场分布，由图可知，新的电场峰值随着侧壁氧化层宽度的增加而增加。越宽的侧壁氧化层使得漂移区在侧壁氧化层界面处的宽度变化也大，对表面电场的调制作用越明显，因此击穿电压会随之增加。当侧壁氧化层宽度达到 1.4μm 时， VLW 结构的击穿电压可以达到342V，相对常规结构的击穿电压增加了 31.5%，同时最优浓度从 9×1015cm-3提高到了 1.65×1016cm-3，提高幅度为 83%。
4.总结
本文提出了一种具有横向变漂移区宽度的新型SOI 高压器件。借助三维半导体仿真软件 davinci 对该器件的机理进行了深入的分析。 结果表明， 和常规 SOIRESURF 器件相比，VLW 器件一方面可以通过侧壁氧化层来调制横向电场，从而使击穿电压提高 31.5%;另一方面，也能使漂移区的掺杂浓度提高 83%，从而降低漂移区导通电阻。此外，VLW 技术的工艺非常简单，只需通过介质隔离技术就能得到侧壁氧化层。因此，变漂移区宽度 SOI 横向高压器件在 SOI 功率集成电路中有广阔的应用前景。
参考文献
[1] 郭宇锋，刘勇，李肇基，等, “阶梯掺杂漂移区SOI高压器件浓度分布优化模型,” 微电子学，vol. 35, no. 3, pp.256-259, 2005.
[2] Merchant S, Arnold E, Baumgart H, et al., “Dependenceof breakdown voltage on drift length and buried oxidethickness in SOI RESURF LDMOS transistors,” in Proc.IEEE Int. Sym Power Semi Dev & ICs, Monterey, 1993,pp. 124-128.
[3] 张盛东，韩汝琦，Tommy Lai，等, “漂移区为线性掺杂高压薄膜SOI器件的研制,” 电子学报， vol. 29, no. 2, pp.164-167, 2001.
[4] Yufeng Guo, Zhigong Wang, Sheu G, “Variation of Lateral Thickness techniques in SOI lateral high voltagetransistors,” in Proc. ICCCAS. 2009, pp.611-613.
[5] 郭宇锋，王志功，管邦虎, “变漂移区厚度SOI横向高压器件的优化设计,” 固体电子学研究与进展， vol.30, no.1,pp. 42-46, 2010.
[6] Guo Yufeng, Li Zhaoji, Zhang Bo, “A new analyticalmodel for optimizing SOI LDMOS with step doped driftregion. Microelectron,” vol. 37, no. 9, pp. 861-866, 2006.
[7] Luo Xiaorong, Zhang Bo, Li Zhaoji, et al., “SOI high-voltage device with step thickness sustained voltagelayer,” Electronics Letters, vol. 44, no. 1, pp. 55-56, 2008.
[8] Baoxing Duan, Bo Zhang, Zhaoji Li,. “New Thin-FilmPower MOSFETs with a Buried Oxide Double StepStructure,” Electron Device Letters, IEEE, vol. 27, no. 5,pp. 377-379, 2006.
