在过去的几十年中，半导体行业已经采取了许多措施来改善基于硅MOSFET （parasitic parameters），以满足开关转换器(开关电源)设计人员的需求。行业效率标准以及市场对效率技术需求的双重作用，导致了对于可用于构建更高效和更紧凑电源解决方案的半导体产品拥有巨大的需求。这个需求宽带隙（WBG）技术器件应运而生, 如碳化硅场效应管(SiC MOSFET) 。它们能够提供设计人员要求的更低的寄生参数满足开关电源（SMPS）的设计要求。650V 碳化硅场效应管器件在推出之后，可以补充之前只有1200V碳化硅场效应器件设计需求，碳化硅场效应管(SiC MOSFET)由于能够实现硅场效应管(Si MOSFET)以前从未考虑过的应用而变得更具有吸引力。
碳化硅MOSFET越来越多用于千瓦级功率水平应用，涵盖如通电源，和服务器电源，和快速增长的电动汽车电池充电器市场等领域。碳化硅MOSFET之所以有如此的大吸引力，在于与它们具有比硅器件更出众的可靠性，在持续使用内部体二极管的连续导通模式（CCM）功率因数校正（PFC）设计, 例如图腾功率因子校正器的硬开关拓扑中，碳化硅MOSFET可以得到充分利用。此外，碳化硅MOSFET也可应用更高的开关频率，因而可以实现体积更小，更加紧凑的电源转换器设计。
当然，世上是没有免费午餐的，在内部体二极管和寄生参数方面，碳化硅MOSFET比硅 MOSFET具有更多的优势，但代价是在某些方面参数碳化硅MOSFET性能比较差。这就要求设计人员需要花时间充分了解碳化硅MOSFET的特性和功能，并考虑如何向新拓扑架构过渡。有一点非常明显：碳化硅MOSFET并不是简单地替换硅MOSFET，如果这样使用碳化硅MOSFET可能会导致效率下降而不是升高。
例如，碳化硅CoolSiC器件的体二极管正向电压（VF）是硅CoolMOS器件的四倍。如果不对电路进行相应调整，很有机会在谐振LLC转换器上在轻负载时效率可能下降多达0.5％。设计人员还应注意，如果要在CCM图腾PFC设计中获得最高的峰值效率，则必须通过打开碳化硅MOSFET沟道而不是只通过体二极管进行升压。
另一个要考虑的因素是器件结壳热阻，这方面CoolMOS稍有优势，由于CoolSiC芯片尺寸较小，在相同封装情况下，CoolSiC热阻为1.0K/W（IMW65R048M1H），而CoolMOS则为0.8K/W（IPW60R070CFD7），但实证明这些热阻的差异在实际设计中可以忽略。
从器件参数上，设计人员可以快速明白碳化硅MOSFET其中好处之一，这个个参数是导通电阻RDS（on）。在芯片温度100°C时，CoolSiC有较低的倍增系数（multiplication factor，K），约为1.13，而CoolMOS则为1.67，这意味着在芯片温度100°C时的工作温度下，一个84mΩ的CoolSiC器件具有与57mΩ CoolMOS器件相同的RDS（on）。这也清楚地表明，仅仅比较数据手册中硅MOSFET和碳化硅MOSFET的 RDS（on）并不能反应实际导通损耗的问题。在芯片温度低范围，CoolSiC由于其较低的斜率倍增系数和对温度的低依赖性，让CoolSiC具有更高的击穿电压V（BR）DSS，因此比硅器件具有更大优势，这对于那些位于室外或需要在低温环境中启动的设备非常有帮助。
图1：在芯片温度25°C工作温度两种器件导通电阻基本相当, 温度对CoolSiC RDS（on）的影响比CoolMOS要低
与CoolMOS驱动设计中相同，CoolSiC MOSFET也可以使用EiceDRIVER驱动集成电路。但是，应注意的是，由于传输特性的差异（ID与VGS），CoolSiC这个器件的栅极电压（VGS）应以18V驱动，而不是CoolMOS使用的典型值12V。这样才可提供CoolSiC数据表中定义的RDS（on），如驱动CoolSiC™电压限制为15V时它的导通电阻值高出18％。如果设计CoolSiC™电路时允许选择新的驱动集成电路器，则值得考虑具有较高欠压锁定（约13V）的驱动集成电路，以确保CoolSiC 和系统可以在任何异常工作条件下安全运行。 碳化硅MOSFET的另一个优点是在25°C至150°C温度之间，对传输特性的改变非常有限。
图2：在25°C（左）和150°C（右）的传输特性曲线表明，碳化硅MOSFET 受到的影响明显低于硅MOSFET。
需要注意的一个问题是要确保不允许栅极-源极关断电压（VGS）变得负值过大。理想情况下，不应施加负的关断电压，但所以在实际设计电路时，设计工程师应在原型制作时进行检查，将电路电压振荡降低不要让振荡电压影响栅极-源极关断电压变成负值。当VGS低于-2V，且持续时间超过15ns，这样可能出现栅极阈值电压（VGS（th））漂移，导致RDS（on）增大，以及整个应用生命周期内系统效率降低。负VGS出现的一个原因是由关断时驱动集成电路和碳化硅MOSFET之间电路板寄生电感制造的栅源极电压振荡，这振荡是由于碳化硅MOSFET关断时电路板寄生电感有高速关断电流(di/dt)通过所致。第二个常见原因是导通时由电容驱动的栅极-源极电压，其源于半桥配置中第二个碳化硅MOSFET的高dv/dt开关。
硅MOSFET设计中在此类问题一般可以通过栅极驱动器和硅MOSFET栅极之间插入一个高阻值电阻，或找到一种减慢di/dt和dv/dt的方式来解决。不幸的是，这些方法会导致开关损耗增加和系统效率降低。而在使用碳化硅MOSFET时，只需在栅极和源极之间增加一个二极管电压钳位即可解决这一难题。
在碳化硅MOSFET的设计中，如果该振荡问题是纯电感性，降低振荡方法是将碳化硅MOSFET源极分为电源极和驱动器源极，钳位二极管连接碳化硅MOSFET栅极和驱动器源极之间。当然首选方法并使用开尔文源极（Kelvin source）封装的碳化硅MOSFET，特别在大电流应用中。例如，在3.3kW 连续导通模式（CCM）图腾PFC中，关断电流可以达到25A至30A。CoolSiC IMZA65R048M1H的开通损耗EON比不使用开尔文源极封装的相同RDS（on）的 TO-247封装碳化硅MOSFET, IMWA65R048M1H能够降低三倍。
图3：为避免碳化硅MOSFET的栅极电压变为负值，应考虑使用二极管钳位、或独立的端和开尔文源极。
在漏极-源极电压VDS高于50V时，CoolSiC MOSFET输出电容COSS也比相对应的CoolMOS MOSFET更高，CoolSiC MOSFET相对较大输出电容COSS实际上可以降低关闭期间的过冲水平。对于这两种器件技术，峰值VDS, max设置为数据表极限的80％。CoolMOS需要一个高栅极电阻来满足要求，这种方法导致上面已经提到的效率降低，但CoolSiC设计则可以不使用这种电阻方案，因而进一步简化了设计和布局以及它们的应用场景。这种好处取决于设计人员能否降低电路板寄生参数的实现。
碳化硅MOSFET的QOSS特性也有利于硬开关和谐振开关拓扑架构。与硅MOSFET相比，碳化硅MOSFET的电荷QOSS降低了75％，因此所需的放电时间更少，这会降低CCM图腾柱PFC的Eon损耗。而且，虽然CoolMOS CFD/CFD7系列的Qrr比上一代 CoolMOS CFD改进了十倍，但CoolSiC的Qrr参数再比CoolMOS CFD/CFD7的 Qrr又降低了五到十倍。这意味着，通过使用48mΩCoolSiC器件，对于3.3kW CCM图腾PFC而言，可以实现99％以上的效率，而在Dual Boost PFC设计中使用CoolMOS的最佳效率只能达到98.85％的峰值。而且，尽管碳化硅MOSFET成本较高，但如果比较两种设计方法的物料清单（BOM），结果是碳化硅MOSFETSiC解决方案物料清单相对的减少，可提供更具成本竞争力，而效率高达99％的解决方案。
图4：即便是107mΩ的CoolSiC CCM图腾PFC其效率也接近99％，多数情况下性能都可超过最佳的CoolMOS Dual Boost PFC方案。
多年来，尽管硅MOSFET的技术进步使其在寄生参数方面取得了显着改善，但硅的基本物理学特性仍然在阻碍着其性能的进一步提高，这限制了创新且又简单的拓扑结构应用，因而也阻碍了可持续绿色高效率的拓扑发展。本文讨论的碳化硅MOSFET技术在应用中同样也存在挑战，并非所有碳化硅MOSFET寄生特性都比硅MOSFET为好。但是，这种技术确实能够提供许多优势，加上在硬开关应用中的牢固性，使其值得在更高效电源转换应用中考虑采用。650V CoolSiC系列的推出令这些优势更加明显，从而使碳化硅MOSFET技术在将功率转换效率推向更高极限的同时，在经济方面也更加切实可行。
